AULA 12 - Microprocessadores - Graduação - Histórico de revisão

imported>Fargoud: /* Tecnologias */

2019-11-05T17:20:57Z

Tecnologias

← Edição anterior		Edição das 14h20min de 5 de novembro de 2019
Linha 266:		Linha 266:

	* Portas lógicas e flip-flops, usados na implementação da memória cache.		* Portas lógicas e flip-flops, usados na implementação da memória cache.
	* Transistores e circuitos de ''refresh'', usados na implementação da memória principal.		* Transistores, capacitores e circuitos de ''refresh'', usados na implementação da memória principal.
	* Arranjos de conexões, utilizados na implementação de certas ROMs (memórias de leitura).		* Arranjos de conexões, utilizados na implementação de certas ROMs (memórias de leitura).
	* Fitas magnéticas, utilizadas principalmente para cópias de segurança e arquivamento a longo prazo.		* Fitas magnéticas, utilizadas principalmente para cópias de segurança e arquivamento a longo prazo.

imported>Fargoud: /* Encapsulamento */

2019-05-28T16:49:33Z

Encapsulamento

← Edição anterior		Edição das 13h49min de 28 de maio de 2019
Linha 771:		Linha 771:
	[[image: MIPencapsulm.png\|center]]		[[image: MIPencapsulm.png\|center]]

	==DIP (Dual In-line ~~Package)~~ Package)==		==DIP (Dual In-line Package)==

	Quando se fala em chip, normalmente é a primeira imagem que se lembra.		Quando se fala em chip, normalmente é a primeira imagem que se lembra.
Linha 785:		Linha 785:
	Este processo é chamado de [https://pt.wikipedia.org/wiki/Tecnologia_de_montagem_superficial ''tecnologia de montagem em superfície'' (SMT)].		Este processo é chamado de [https://pt.wikipedia.org/wiki/Tecnologia_de_montagem_superficial ''tecnologia de montagem em superfície'' (SMT)].

	==TSOP (Thin Small ~~Outline~~ Outline Package)==		==TSOP (Thin Small Outline Package)==

	No Encapsulamento TSOP, o chip tem uma espessura muito pequena, bem menor que a do		No Encapsulamento TSOP, o chip tem uma espessura muito pequena, bem menor que a do
Linha 793:		Linha 793:


	==sTSOP ~~(Shrink~~ (Shrink Thin Small ~~Outline~~ Outline Package) ==		==sTSOP (Shrink Thin Small Outline Package) ==

	Uma variação do encapsulamento TSOP, com a metade de seu tamanho.		Uma variação do encapsulamento TSOP, com a metade de seu tamanho.

imported>Fargoud: /* SOJ (Small Outline Outline J-Lead) */

2019-05-28T16:48:52Z

SOJ (Small Outline Outline J-Lead)

← Edição anterior		Edição das 13h48min de 28 de maio de 2019
Linha 777:		Linha 777:
	Este é o encapsulamento DIP, que hoje em dia já está caindo em desuso.		Este é o encapsulamento DIP, que hoje em dia já está caindo em desuso.

	==SOJ (Small ~~Outline~~ Outline J-Lead)==		==SOJ (Small Outline J-Lead)==

	Este encapsulamento tem este nome porque os terminais do chip se dobram em forma de “J”.		Este encapsulamento tem este nome porque os terminais do chip se dobram em forma de “J”.
Linha 784:		Linha 784:

	Este processo é chamado de [https://pt.wikipedia.org/wiki/Tecnologia_de_montagem_superficial ''tecnologia de montagem em superfície'' (SMT)].		Este processo é chamado de [https://pt.wikipedia.org/wiki/Tecnologia_de_montagem_superficial ''tecnologia de montagem em superfície'' (SMT)].


	==TSOP (Thin Small Outline Outline Package)==		==TSOP (Thin Small Outline Outline Package)==

imported>Fargoud: /* Novas tecnologias */

2018-10-02T16:31:03Z

Novas tecnologias

← Edição anterior		Edição das 13h31min de 2 de outubro de 2018
Linha 347:		Linha 347:
	A segunda tecnologia emergente são as memórias baseadas em [https://www.sciencenews.org/article/skyrmions-open-door-next-level-data-storage Skyrmions magnéticos], uma novidade ainda em processo de amadurecimento, mas que recentemente teve grandes avanços na ASTAR – Singapore’s Agency for Science, Technology and Research e na NTU – Nanyang Technological University.		A segunda tecnologia emergente são as memórias baseadas em [https://www.sciencenews.org/article/skyrmions-open-door-next-level-data-storage Skyrmions magnéticos], uma novidade ainda em processo de amadurecimento, mas que recentemente teve grandes avanços na ASTAR – Singapore’s Agency for Science, Technology and Research e na NTU – Nanyang Technological University.

	É mais simples pensar um Skyrmion em termos de seu funcionamento.		É mais simples pensar um Skyrmion em termos de [https://www.youtube.com/watch?v=3s3cmGjxPVc seu funcionamento].

	Eles se comportam como partículas magnéticas na escala de nanômetros.		Eles se comportam como partículas magnéticas na escala de nanômetros.

imported>Fargoud: /* Novas tecnologias */

2018-10-02T16:28:43Z

Novas tecnologias

← Edição anterior		Edição das 13h28min de 2 de outubro de 2018
Linha 328:		Linha 328:
	Existem também novas tecnologias de mídia magnética que estão sendo pesquisadas e que têm potencial para se tornar a base para novos dispositivos de memória magnética.		Existem também novas tecnologias de mídia magnética que estão sendo pesquisadas e que têm potencial para se tornar a base para novos dispositivos de memória magnética.

	A primeira é a MELRAM – Magnetoeletric RAM, que tem sido estudada por centros de pesquisa como o MIPT – Moscow Institute of Physics and Technology e University of Valenciennes (França).		A primeira é a [https://www.sciencedaily.com/releases/2017/05/170530115057.htm MELRAM – Magnetoeletric RAM], que tem sido estudada por centros de pesquisa como o MIPT – Moscow Institute of Physics and Technology e University of Valenciennes (França).

	Cada célula de memória MELRAM é constituída de um material piezoelétrico e uma estrutura de camadas de alta magnetoelasticidade, o que significa que sua magnetização depende da tensão mecânica aplicada a ela.		Cada célula de memória MELRAM é constituída de um material piezoelétrico e uma estrutura de camadas de alta magnetoelasticidade, o que significa que sua magnetização depende da tensão mecânica aplicada a ela.
Linha 345:		Linha 345:
	[[image: MIPmagelet.png\|center]]		[[image: MIPmagelet.png\|center]]

	A segunda tecnologia emergente são as memórias baseadas em Skyrmions magnéticos, uma novidade ainda em processo de amadurecimento, mas que recentemente teve grandes avanços na ASTAR – Singapore’s Agency for Science, Technology and Research e na NTU – Nanyang Technological University.		A segunda tecnologia emergente são as memórias baseadas em [https://www.sciencenews.org/article/skyrmions-open-door-next-level-data-storage Skyrmions magnéticos], uma novidade ainda em processo de amadurecimento, mas que recentemente teve grandes avanços na ASTAR – Singapore’s Agency for Science, Technology and Research e na NTU – Nanyang Technological University.

	É mais simples pensar um Skyrmion em termos de seu funcionamento.		É mais simples pensar um Skyrmion em termos de seu funcionamento.
Linha 359:		Linha 359:

	Potenciais memórias baseadas em Skyrmions também são mais eficientes, e representariam um salto em capacidade e estabilidade.		Potenciais memórias baseadas em Skyrmions também são mais eficientes, e representariam um salto em capacidade e estabilidade.


	==Memórias de semicondutor==		==Memórias de semicondutor==

imported>Fargoud: /* Dispositivos de Lógica Programável */

2018-06-12T13:14:52Z

Dispositivos de Lógica Programável

← Edição anterior		Edição das 10h14min de 12 de junho de 2018
Linha 923:		Linha 923:
	** Não é baseada no histórico de uso das linhas.		** Não é baseada no histórico de uso das linhas.
	** Apresenta uma ligeira perda no desempenho		** Apresenta uma ligeira perda no desempenho

	~~=Dispositivos de Lógica Programável=~~

	~~Dispositivos de lógica programável (programmable logic devices - PLD) possuem hardware programável.~~

	~~Primeiramente chamados de PAL (programmable array logic);~~

	* Intuito de "programar"apenas circuitos combinacionais (sem flip-flops);
	* Mais tarde surgiram PLDs com FFs nas saídas, para a criação de circuitos sequenciais simples;
	* Afim de criar mais possibilidades na programação de PALs, foi criado uma macro-célula na saída de cada porta.

imported>Fargoud: /* Algoritmo de Substituição */

2018-06-12T12:51:00Z

Algoritmo de Substituição

@@ Linha 874: / Linha 874: @@
 Assim, cada linha inclui um '''rótulo''' que identifica qual é o bloco de memória nela armazenado. Esse rótulo é geralmente uma parte do endereço de MP.
@@ Linha 879: / Linha 903: @@
 Define em qual bloco da cache deve ser colocado um novo conteúdo trazido da memória principal.
 &rArr; Implementação em hardware.
 &rArr; Blocos modificados na cache devem ser gravados antes de sua troca (política de atualização).
 * LRU (Least Recently Used): substitui o bloco da cache que está mais tempo sem uso.

imported>Fargoud: /* Memória Cache */

2018-06-12T12:25:59Z

Memória Cache

← Edição anterior		Edição das 09h25min de 12 de junho de 2018
Linha 873:		Linha 873:
	Como existe um número maior de blocos do que linhas da cache, não é possível uma linha armazenar um mesmo bloco permanentemente.		Como existe um número maior de blocos do que linhas da cache, não é possível uma linha armazenar um mesmo bloco permanentemente.

	Assim, cada linha inclui um rótulo que identifica qual é o bloco de memória nela armazenado. Esse rótulo é geralmente uma parte do endereço de MP.		Assim, cada linha inclui um '''rótulo''' que identifica qual é o bloco de memória nela armazenado. Esse rótulo é geralmente uma parte do endereço de MP.

imported>Fargoud: /* Memória Cache */

2018-06-12T12:23:08Z

Memória Cache

← Edição anterior		Edição das 09h23min de 12 de junho de 2018
Linha 855:		Linha 855:
	O volume de cache L2 usado varia muito de acordo com o processador. Enquanto a maior parte dos modelos do Sempron utilizam apenas 256 KB, os modelos mais caros do Core 2 Duo possuem 4 MB completos.		O volume de cache L2 usado varia muito de acordo com o processador. Enquanto a maior parte dos modelos do Sempron utilizam apenas 256 KB, os modelos mais caros do Core 2 Duo possuem 4 MB completos.

	A figura abaixo representa a estrutura de um sistema de memória com uma memória principal e uma cache.		A figura abaixo representa a estrutura de um sistema de memória com uma memória principal (MP) e uma cache.

	[[image: MIPcache2.png\|center]]		[[image: MIPcache2.png\|center]]
Linha 867:		Linha 867:
	A memória cache consistirá de ''C'' '''linhas''' de ''K'' palavras. sendo sempre o número de linhas ''C'' consideravelmente menor que o número de blocos da memória principal (''C << M'').		A memória cache consistirá de ''C'' '''linhas''' de ''K'' palavras. sendo sempre o número de linhas ''C'' consideravelmente menor que o número de blocos da memória principal (''C << M'').

			Em qualquer instante, um subconjunto dos blocos da memória principal reside nas linhas da cache.

			Ao ler uma palavra de um bloco da MP, esse bloco todo é transferido para a cache.

			Como existe um número maior de blocos do que linhas da cache, não é possível uma linha armazenar um mesmo bloco permanentemente.

			Assim, cada linha inclui um rótulo que identifica qual é o bloco de memória nela armazenado. Esse rótulo é geralmente uma parte do endereço de MP.

imported>Fargoud: /* Memória Cache */

2018-06-12T12:15:28Z

Memória Cache

← Edição anterior		Edição das 09h15min de 12 de junho de 2018
Linha 826:		Linha 826:
	=Memória Cache=		=Memória Cache=

	~~De qualquer forma, apesar~~ de toda a evolução a RAM continua sendo muito mais lenta que o processador~~. Para atenuar a diferença, são usados dois níveis de cache, incluídos no próprio processador: a cache L1 e a cache L2~~.		Apesar de toda a evolução, a RAM continua sendo muito mais lenta que o processador.

	~~[[image~~: ~~MIPcache3~~.~~png\|center]]~~		Para atenuar a diferença, são usados dois níveis de cache, incluídos no próprio processador: a cache L1 e a cache L2.

			[[image: MIPcache.png\|center]]

	~~A cache L1 é extremamente rápida, trabalhando próximo à frequência nativa do processador.~~

			Quando o processador deseja ler uma palavra da memória, é realizado um teste para determinar se a palavra está na memória cache, ou ''cacheada'', como se diz.
			Se estiver, ela é fornecida ao processador. Caso contrário, um bloco de dados da memória principal, constituído por um número fixo de palavras, é lido para a memória cache e, em seguida, a palavra requerida é entregue ao processador.

	[[image: ~~MIPcache~~.png\|center]]		[[image: MIPcache3.png\|center]]

			Ou seja, a CPU faz referência ao conteúdo de uma determinada posição de memória (palavra):

	~~A CPU faz referência ao conteúdo de uma determinada posição de memória (palavra):~~
	* Se o conteúdo está na cache ⇒ acerto ou ''hit'':		* Se o conteúdo está na cache ⇒ acerto ou ''hit'':
	** A palavra desejada é enviada para a CPU.		** A palavra desejada é enviada para a CPU.
Linha 845:		Linha 847:
	** A palavra desejada é enviada para a CPU.		** A palavra desejada é enviada para a CPU.

			Em razão do fenômeno da localidade de referências, quando um bloco de dados é trazido para a memória cache para satisfazer uma dada referência à memória, é provável que futuras referências sejam feitas para outras palavras desse bloco.

			A cache L1 é extremamente rápida, trabalhando próximo à frequência nativa do processador.

			Em seguida vem o cache L2, que é um pouco mais lento tanto em termos de tempo de acesso (o tempo necessário para iniciar a transferência) quanto em largura de banda, mas é bem mais econômico em termos de transistores, permitindo que seja usado em maior quantidade.

			O volume de cache L2 usado varia muito de acordo com o processador. Enquanto a maior parte dos modelos do Sempron utilizam apenas 256 KB, os modelos mais caros do Core 2 Duo possuem 4 MB completos.

			A figura abaixo representa a estrutura de um sistema de memória com uma memória principal e uma cache.

	[[image: MIPcache2.png\|center]]		[[image: MIPcache2.png\|center]]

			A memória principal é constituída de ''2^n'' palavras endereçáveis, cada qual com um endereço distinto de ''n'' bits.

	~~Na verdade~~, ~~os dois níveis trabalham na mesma frequência~~, ~~mas são necessários alguns ciclos~~ de ~~clock para~~ que ~~a informação armazenada no L1 chegue até as unidades~~ de ~~processamento~~.		Para fins de mapeamento na cache, podemos considerar essa memória sendo constituída de um determinado número de blocos de tamanho fixo, cada qual com ''K'' palavras.

			Ou seja, vão existir ''M = 2^n/K'' blocos.

			A memória cache consistirá de ''C'' '''linhas''' de ''K'' palavras. sendo sempre o número de linhas ''C'' consideravelmente menor que o número de blocos da memória principal (''C << M'').

	~~No caso do Pentium 4, chega-se ao extremo de armazenar instruções já decodificadas no L1: elas ocupam mais espaço, mas eliminam este tempo inicial.~~

	De uma forma geral, quanto mais rápido o cache, mais espaço ele ocupa e menos é possível incluir no processador. É por isso que o Pentium 4 inclui apenas um total de 20 KB desse cache L1 ultrarrápido, contra os 128 KB do cache um pouco mais lento usado no Sempron.

	Em seguida vem o cache L2, que é um pouco mais lento tanto em termos de tempo de acesso (o tempo necessário para iniciar a transferência) quanto em largura de banda, mas é bem mais econômico em termos de transistores, permitindo que seja usado em maior quantidade.

	~~O volume de cache L2 usado varia muito de acordo com o processador. Enquanto a maior parte dos modelos do Sempron utilizam apenas 256 KB, os modelos mais caros do Core 2 Duo possuem 4 MB completos.~~

	==Algoritmo de Substituição==		==Algoritmo de Substituição==