Eletrônica Digital: mudanças entre as edições
Ir para navegação
Ir para pesquisar
imported>Jxavier |
imported>Werther Sem resumo de edição |
||
| (19 revisões intermediárias pelo mesmo usuário não estão sendo mostradas) | |||
| Linha 1: | Linha 1: | ||
Prof. | Prof. MEng. Werther Serralheiro | ||
([mailto: | ([mailto:werther@ifsc.edu.br E-Mail]) | ||
([http://lattes.cnpq.br/5554453179615918 Lattes]) | |||
=Primeiro Semestre 2010= | |||
* [[Media:aru-2010-1-PE-eletrônica_digital.pdf|Plano de Curso 2010-1]] | |||
* [[Media:aru-2010-1-edi_cap1.pdf|Cap.1: Sistema de Numeração e Códigos]] | |||
* [[Media:aru-2010-1-edi_cap2.pdf|Cap.2: Portas Lógicas]] | |||
* [[Media:aru-2010-1-edi_cap3.pdf|Cap.3: Circuitos Integrados]] | |||
* [[Media:aru-2010-1-edi_cap4.pdf|Cap.4: Circuitos Combinacionais e Lógica de Karnaugh]] | |||
* [[Media:aru-2010-1-edi_cap5.pdf|Cap.5: Circuitos Especiais]] | |||
* [[Media:aru-2010-1-edi_rec.pdf|DEPENDÊNCIAS - ÚLTIMA PROVA DE RECUPERAÇÃO DIA 7/7]] [[Imagem:gif_novo.gif]] | |||
==Atividades== | |||
* [[Media:aru-2010-1-edi_ex1.pdf|Exercício 01]] | |||
* [[Media:aru-2010-1-edi_ex2.pdf|Exercício 02]] | |||
* [[Media:aru-2010-1-edi_ex3.pdf|Exercício 03]] | |||
==Links Interessantes== | |||
[http://joshblog.net/projects/logic-gate-simulator/Logicly.html Simulador On-Line de Circuitos Combinacionais] | |||
[http://downloads.sourceforge.net/project/cedarlogic/CEDAR%20Logic%201.5%20Beta/CEDAR%20Logic%201.5%20Beta/cedarlssetup-1.5.exe?use_mirror=ufpr Simulador Circuitos Digitais FREE Cedar Logic] | |||
* [http://www.eletronicadigital.com/site/ Página de Eletrônica Digital] | |||
* [http://pt.wikipedia.org/wiki/Circuito_digital Portal de Eletrônica Digital da Wikipedia] | |||
* Curso de Eletrônica Digital (Fonte:[http://www.mspc.eng.br MSPC]) | |||
** [http://www.mspc.eng.br/eledig/eldg0110.shtml Introdução aos Números e Conversão entre bases] | |||
** [http://www.mspc.eng.br/eledig/eldg0120.shtml Conversão de decimal para bases] | |||
** [http://www.mspc.eng.br/eledig/eldg0310.shtml Portas Lógicas] | |||
** [http://www.mspc.eng.br/eledig/eldg0510.shtml OU Exclusivo (XOR)] | |||
==Datasheets== | |||
* [[Media:aru-2009-eld_7400.pdf|7400]] | |||
* [[Media:aru-2009-eld_7402.pdf|7402]] | |||
* [[Media:aru-2009-eld_7404.pdf|7404]] | |||
* [[Media:aru-2009-eld_7408.pdf|7408]] | |||
* [[Media:aru-2009-eld_7432.pdf|7432]] | |||
* [[Media:aru-2009-eld_7473.pdf|7473]] | |||
* [[Media:aru-2009-eld_4511.pdf|4511]] | |||
[http://www.alldatasheet.com Fonte] | |||
=Semestres Anteriores= | |||
==Segundo Semestre 2009== | ==Segundo Semestre 2009== | ||
Prof. Eng. Eletricista João Francisco Veremzuk Xavier | |||
([mailto:jfvx@hotmail.com E-Mail]) | |||
* [[Media:aru-2009-1-PE-eletrônica_digital0902.pdf|Plano de Curso 2009_2]] | * [[Media:aru-2009-1-PE-eletrônica_digital0902.pdf|Plano de Curso 2009_2]] | ||
| Linha 15: | Linha 66: | ||
* [[Media:aru-2009-PCD_0902.pdf|Projeto Cronômetro Digital - P1(Projeto) - PF(Prática)]] | * [[Media:aru-2009-PCD_0902.pdf|Projeto Cronômetro Digital - P1(Projeto) - PF(Prática)]] | ||
* [[Media:aru-2009-eld_aula4_0902.pdf|Aula4]] | * [[Media:aru-2009-eld_aula4_0902.pdf|Aula4]] | ||
Edição atual tal como às 18h44min de 5 de julho de 2010
Prof. MEng. Werther Serralheiro (E-Mail) (Lattes)
Primeiro Semestre 2010
- Cap.1: Sistema de Numeração e Códigos
- Cap.2: Portas Lógicas
- Cap.3: Circuitos Integrados
- Cap.4: Circuitos Combinacionais e Lógica de Karnaugh
- Cap.5: Circuitos Especiais
Atividades
Links Interessantes
Simulador On-Line de Circuitos Combinacionais
Simulador Circuitos Digitais FREE Cedar Logic
- Curso de Eletrônica Digital (Fonte:MSPC)
Datasheets
Semestres Anteriores
Segundo Semestre 2009
Prof. Eng. Eletricista João Francisco Veremzuk Xavier (E-Mail)